

الجمهورية الجزائرية الديمقراطية الشعبية

REPUBLIQUE ALGERIENNE DEMOCRATIQUE ET POPULAIRE

وزارة التعليم العالي والبحث العلمي

Ministère de l'Enseignement Supérieur et de la Recherche Scientifique

جامعة أبي بكر بلقايد - تلمسان

Université Aboubakr Belkaïd-Tlemcen

كلية التكنولوجيا

Faculté de Technologie

Département de Génie Electrique et Electronique (GEE)

Filière : Electronique



MASTER INSTRUMENTATION

PROJET DE FIN D'ETUDES

Présenté par : MOSTEFAOUI Ikram & MEZERAI Ibtissem

Intitulé du Sujet

Etude et Simulation d'un Générateur de Bruitage

Soutenu en Juillet 2021, devant le jury composé de :

M ^r BOUAZZA Benyounes	Professeur	Univ. Tlemcen	Président
M ^r LACHACHI Djamel	MCB	Univ. Tlemcen	Encadreur
M ^r BRIXI NIGASSA Med Amine	MCB	Univ. Tlemcen	Examineur

Année Universitaire 2020-2021

Résumé :

Ce projet de fin d'études fait l'objet d'une étude et simulation d'un Générateur de Bruitage pour faire fuir les oiseaux d'une récolte dans un champ de culture ou bien à proximité des pistes d'aéroport. Ce montage Générateur de Bruitage est construit autour de circuits intégrés tels que :CD4020, CD4017, CD4001 et CD4011, NE555, et le μ A741. Le capteur LDR est l'élément essentiel du montage; cette photorésistance permet de contrôler le fonctionnement du circuit et de déclencher sa mise en marche dès le lever du jour tout en ayant la possibilité de sélectionner un retard au démarrage.Ce circuit peut générer différents bruits selon des périodicité ou des temporisations pré-sélectionnées et tout en faisant varier les fréquences sonores.

Mots clés : bruitage ; comparateur ; LDR ; CD4020 ; CD4017 ; oscillateur à porte NAND.

Abstract:

This graduation project was the subject of a study and simulation of a Sound Generator to scare away harvested birds in a crop field or near airport runways. This Noise Generator assembly is built around integrated circuits such as: CD4020, CD4017, CD4001 and CD4011, NE555, and the μ A741. The LDR sensor is the essential part of the assembly; this photoresistor makes it possible to control the operation of the circuit and to trigger its start-up at dawn while having the possibility of selecting a start-up delay by varying the sound frequencies.

Keywords: sound effects; comparator ; LDR; CD4020; CD4017; NAND gate oscillator.

ملخص :

كان مشروع التخرج هذا موضوع دراسة ومحاكاة لمولد صوت لتخويف الطيور المحصودة في حقل المحاصيل أو بالقرب من مدارج المطار. تم إنشاء مجموعة مولدات الضوضاء هذه حول دوائر متكاملة مثل: CD4020 و CD4017 و CD4001 و CD4011 و NE555 و μ A741. مستشعر LDR هو الجزء الأساسي من التجميع؛ هذا المقاوم الضوئي يجعل من الممكن التحكم في تشغيل الدائرة وبدء تشغيلها عند الفجر مع وجود إمكانية اختيار تأخير بدء التشغيل. يمكن لهذه الدائرة أن تولد ضوضاء مختلفة ووفقاً للدورية المحددة مسبقاً أو التأخيرات الزمنية وجميع عن طريق تغيير ترددات الصوت.

الكلمات المفتاحية: المؤثرات الصوتية. المقارنة. LDR ؛ CD4020 ؛ CD4017 ؛ مذبذب بوابة NAND.

Remerciements

*Nous remercions avant tout **ALLAH** le tout puissant, de nous avoir guidées pendant toutes nos années d'études et de nous avoir donné la volonté, la patience et le courage pour terminer ce travail.*

Nous voulons exprimer par ces quelques lignes de remerciements et gratitudes envers tout d'abord à notre encadreur,

*Monsieur **LACHACHI DJAMAL** pour ses conseils et son encadrement.*

Nous tenons à exprimer nos sincères remerciements

*au **Pr BOUAZZA Benyounes.***

de nous avoir fait l'Honneur de présider le Jury.

Nous tenons à exprimer également tous nos sincères remerciements à

Mr BRIXI NIGASSA Mohammed Amine

De nous avoir fait l'honneur d'accepter d'évaluer notre travail de fin d'études.

Après à tous ceux en qui par leur présence, leur soutien, leur disponibilité et leurs conseils nous avons trouvé courage afin d'accomplir ce projet.

En fin, nous exprimons nos gratitudes à tous les enseignants d'Université Aboubakr Belkaïd - Tlemcen, pour leur dévouement et leurs assistances tout au long de nos années d'études universitaires.

❖ *Dédicaces* ❖

Je dédie ce mémoire à

A mon père

A mon père Tu es pour moi l'ami le plus fidèle et le modèle de la combativité. Tu as toujours donné la meilleure de toi pour le bonheur de ta famille et tu nous as appris le sens de l'honneur ; de la dignité et de la justice. Merci pour votre soutien et votre encouragement m'ont toujours donné de la force pour persévérer et pour prospérer dans la vie. Ce travail est le tien : puisse cela combler l'une de tes attentes. Que dieu te bénisse.

A ma mère

Pour ton amour que tu ne cesses de manifester envers tes enfants. Merci pour tous ce que tu as enduré pour nous faire grandir ; pour tes bénédictions qui n'ont cessé de nous accompagner. Puisse dieu te procure santé ; bonheur et longue vie.

A mes sœurs « ASSIA et NAWEL »

Merci pour être toujours là m'écouter et m'encourager. Je vous souhaite tous le bonheur et la réussite

A mes frères « ALI et ABDELKADER »

Je vous souhaite tous le bonheur dans la vie Puisse Dieu te Donne bonne santé.

A mon binôme « MEZERAI IBTISSEM »

A tous mes enseignants

Enfin, je remercie tous ceux qui, de près ou de loin, ont contribué à la réalisation de ce travail.

MOSTEFAOUI IKRAM

« Dédicaces »

Je dédie ce mémoire ...

A mon père

Tu es pour moi l'ami le plus fidèle et le modèle de la combativité. Tu as toujours donné la meilleure de toi pour le bonheur de ta famille et tu nous as appris le sens de l'honneur ; de la dignité et de la justice. Merci pour votre soutien et votre encouragement m'ont toujours donné de la force pour persévérer et pour prospérer dans la vie. Ce travail est le tien : puisse cela combler l'une de tes attentes. Que dieu te bénisse.

A ma mère

Pour ton amour que tu ne cesses de manifester envers tes enfants. Merci pour tous ce que tu as enduré pour nous faire grandir ; pour tes bénédictions qui n'ont cessé de nous accompagner. Puisse dieu te procure santé ; bonheur et longue vie.

A mes sœurs « HAYET ET IMENE »

Merci pour être toujours là m'écouter et m'encourager. Je vous souhaite tous le bonheur et la réussite

A mes frères « ABDELMOUNAIME, ABDELKADER et MED RIAD »

Je te souhaite tous le bonheur dans la vie Puisse Dieu te Donne bonne santé.

A mon binôme « MOSTEFAOUI IKRAM »

A tous mes enseignants

Enfin, je remercie tous ceux qui, de près ou de loin, ont contribué à la réalisation de ce travail.

MEZERAI IBTISSEM

Liste des abréviations :

- ✓ C.I : Circuit Intégré.
- ✓ B.F : Bas fréquence.
- ✓ H.F : Haut fréquence.
- ✓ AOP : Amplificateur Opérationnel.
- ✓ ISIS : Intelligent Schématique Input System.
- ✓ ARES : Advanced Routing And Editing Software.

Liste des figures

Figure 1. 1 : le schéma synoptique général.....	15
Figure 2. 1 : Schéma bloc d'une alimentation stabilisée.....	20
Figure 2. 2 : Schéma d'une alimentation stabilisée.....	20
Figure 2. 3 : Transformateur.	21
Figure 2. 4 : Redressement double alternance.	21
Figure 2. 5 : Filtrage.	22
Figure 2. 6 : Régulateur.	22
Figure 2. 7 : Structure de base de LDR et Symbole.	23
Figure 2. 8 : Photorésistance.....	23
Figure 2. 9 : L'amplificateur opérationnel comme comparateur.	24
Figure 2. 10 : Comparaison des signaux d'entrée.	25
Figure 2. 11 : Brochage de l'AOP μ A741	25
Figure 2. 12 : Symbole d'un transistor bipolaire NPN.....	26
Figure 2. 13 : Symbole du transistor Darlington NPN.....	27
Figure 2. 14 : C.I CMOS 4017 (DIP16).....	28
Figure 2. 15 : Brochage du CD4017.....	28
Figure 2. 16 : Chronogramme du CD4017.....	30
Figure 2. 17 : Brochage du CD4020	31
Figure 2. 18 : Chronogramme de sortie du CD4020.....	31
Figure 2. 19 : Oscillateur à deux ports NAND.	32
Figure 2. 20 : Circuit Intégré NE555.....	33
Figure 2. 21 : Schéma de base du NE555 en astable.....	33
Figure 2. 22 : Chronogrammes entrée 6 et sortie 3 NE555.	34
Figure 3. 1 : Environnement de Travail ISIS de PROTEUS.....	37
Figure 3. 2 : La barre d'outils principale.	38
Figure 3. 3 : Environnement de Travail ARES de PROTEUS.	39
Figure 3. 4 : Schéma général du Montage (configuration1: oscillateur à portes NAND).....	40
Figure 3. 5 : Schéma général du Montage (configuration1: oscillateur à base du NE55).....	41
Figure 3. 6 : Simulation de l'alimentation stabilisée sous ISIS.....	42
Figure 3. 7 : Paramètre du Transformateur sous ISIS.....	43
Figure 3. 8 : Simulation de l'étage comparateur(mode Nuit).....	44
Figure 3. 9 : Simulation de l'étage comparateur(mode Jour).....	45
Figure 3.10 : Simulation du Trigger de Scmitt (mode Nuit).....	46
Figure 3.11 : Simulation du Trigger de Scmit (modeJour).....	46
Figure 3.12 : Circuit de Base de Temps à 2 portes NAND.....	47
Figure 3.13 : Oscillogrammes des signaux de la base de temps.	48
Figure 3.14 : Simulation de division de fréquence(CD4020).	49
Figure 3.15 : Réglage matinal.	50
Figure 3.16a : Mémorisation le Soir.....	51
Figure 3.16b: Mémorisation le Jour.....	51
Figure 3.17 : Chronogramme de Mémorisation.....	52
Figure 3.18 : Simulation de Périodicité de Production de Son.....	53
Figure 3.19 : Simulation de Production de différents Sons.....	54
Figure 3.20 : Simulation de production de fréquences Sonores.....	55
Figure 3.21 : Simulation de l'étage d'amplification.....	56
Figure 3.22 : Signaux d'entrée et de Sortie de l'amplificateur (F1=5KHz).....	57
Figure 3.23 : Signaux d'entrée et de Sortie de l'amplificateur (F2=2,1KHz).....	57
Figure 3.24 : Signaux d'entrée et de sortie de l'amplificateur (F3=1.2KHz).....	58

SOMMAIRE

INTRODUCTION GENERALE.....	12
CHAPITRE1: SCHEMA SYNOPTIQUE.....	15
Introduction :.....	15
1.1 Alimentation :.....	16
1.2 Détection du jour et nuit :.....	16
1.3 Étage comparateur :.....	16
1.4 Base de temps :.....	16
1.5 Remises à zéro (en situation d'obscurité) :.....	17
1.6 Compteur diviseur 14 étages :.....	17
1.7 Réglage de la temporisation matinale :.....	17
1.8 Compteur de périodicité de bruitage 4017 :.....	17
1.9 Oscillateur et production de sons :.....	17
1.10 Amplification :.....	18
1.11 Le Haut-Parleur :.....	18
CHAPITRE2: ETUDE DES ELEMENTS DU MONTAGE.....	20
Introduction.....	20
2.1 Alimentation stabilisée :.....	20
2.1.1 Présentation :.....	20
2.1.2 Synoptique de l'alimentation stabilisée :.....	20
2.1.3 Schéma de principe :.....	20
2.1.4 Fonctionnement :.....	21
2.1.4.1 Fonctionnement du transformateur :.....	21
2.1.4.2 Fonctionnement du redresseur :.....	21
2.1.4.3 Fonctionnement du filtrage :.....	21
2.1.4.4 Fonctionnement du Régulateur.....	22
2.2 Capteur de lumière (Photorésistance - LDR) :.....	22
2.2.1 Définition :.....	22
2.2.2 Principe :.....	23
2.3 Amplificateur opérationnel :.....	23
2.3.1 Définition :.....	23
2.3.2 L'amplificateur opérationnel comme comparateur :.....	24
2.3.3 Brochage de l'AOP $\mu A741$:.....	25
2.4 Transistor :.....	26
2.4.1 Présentation :.....	26
2.4.2 Transistor bipolaire :.....	26

2.5	Transistor Darlington :.....	26
2.5.1	Présentation :	26
2.5.2	Avantage :	27
2.5.3	Inconvénients :.....	28
2.6	Circuit intégré 4017 :.....	28
2.6.1	Présentation :	28
2.6.2	Brochage du CD4017 :.....	29
2.6.3	Les entrées :.....	29
2.6.4	Les sorties :.....	29
2.6.5	Modes de fonctionnement :.....	30
2.6.6	Table de vérité et chronogramme :.....	30
2.7	Circuit intégré CD4020 :.....	31
2.7.1	Définition :	31
2.7.2	Brochage :	31
2.7.3	Chronogramme des sorties du CD 4020 :.....	31
2.8	Oscillateur à portes NAND :.....	32
2.9	Multivibrateur astable avec NE555 :.....	33
2.9.1	Présentation :	33
2.9.2	Montage à base du NE555 :.....	33
CHAPITRE3: SIMULATION ET RESULTATS		37
3.1	Introduction.....	37
3.2	Présentation du langage de simulation.....	37
3.3	Présentation de PROTEUS :	36
3.3.1	L'environnement de travail de PROTEUS	36
3.3.2	La barre d'outils principale :.....	37
3.3.3	Présentation du module ISIS (Intelligent Schématique Input System) :.....	39
3.3.4	Présentation du module ARES (Advanced Routing And Editing Software):.....	39
3.4	Schéma électrique général du montage sous Isis :	41
3.4.1	Le circuit de l'alimentation :	42
3.4.1.1	Choix du Transformateur sur ISIS.....	43
3.4.2	Etage détection et étage comparateur :	43
3.4.3	Trigger de Schmitt :	46
3.4.4	Base de temps :.....	47
3.4.5	Division de la fréquence :	48
3.4.6	Réglage matinal :	50
3.4.7	Mémorisation :	50
3.4.8	Périodicité de production des sons :	52

3.4.9 Production de différents sons :	53
3.4.10 Amplification :	55
3.5 Conclusion et Remarques.....	58
CONCLUSION GENERALE.....	61
Références bibliographiques.....	62
ANNEXES	63
Le Circuit Intégré NE555	63
Le Circuit Intégré CD4017	65
Le Circuit Intégré CD4020	66
Les Circuits Intégrés CD4001 et 4011	67
Résumé-Abstract- ملخص	69

Introduction Générale

INTRODUCTION GENERALE

Pour sauvegarder une future récolte dans un champ de culture ; l'électronique peut venir et intervenir au secours des agriculteurs afin de préserver leur récolte, particulièrement lorsqu'il s'agit d'arbres fruitiers qui sont convoités par différentes sortes d'oiseaux tels que, les pigeons, les merles, les moineaux, les étourneaux...etc.

Dans ce Projet de Fin d'Etudes nous avons voulu exploiter une application à l'aide d'un circuit électronique qui permet de réaliser un dispositif appelé générateur de bruitage et qui va générer un bruit sonore voire même ultra sonore et par suite va contribuer à l'éloignement de la gènte ailée (oiseaux) des champs de culture ou bien des pistes d'atterrissage d'aéroport etc. l'appellation générateur de bruitage a découlé de cette application qui convient bien à l'utilisation de l'appareil une fois réalisé.

Le bruitage comme son nom l'indique est la définition même de la production d'un bruit sonore (non mélodique) plutôt gênant afin de faire fuir ou de déranger les animaux particulièrement volants (différents types d'oiseaux d'une manière générale) dans les champs de culture et qui pourra nuire à la production de fruits ou de légumes après quelques mois de labeurs de l'agriculteur. Par ailleurs, il s'est avéré parfois, lors de l'atterrissage ou du décollage d'avions que certains oiseaux prennent l'envol en même temps que l'arrivée d'un avion ou le décollage d'un avion ce qui peut être une cause probable d'un incident dans ces manœuvres de décollage ou d'atterrissage.

Ce dispositif électronique que nous avons étudié et simulé dans le cadre de notre projet de fin d'études est une contribution à la sauvegarde d'une récolte pour un agriculteur et aussi à la contribution pour une précaution supplémentaire et pour une prévention contre les risques d'incidents d'avions. Ce type d'appareils pouvant être par exemple intégré dans les champs avoisinant les

pistes aéroportuaires ou encore incorporé dans un corps d'épouvantail et simulant un bruit sonore dans un champ de culture.

Pour étudier notre Projet de Fin d'Etudes intitulé générateur de bruitage nous avons traité notre travail selon le plan suivant :

Dans le chapitre 1 nous avons donné une description générale du principe de fonctionnement de ce montage électronique notamment en donnant un schéma synoptique du montage dans lequel sont décrites les fonctions essentielles du montage.

Dans le chapitre 2 nous avons fait une description un peu détaillée des circuits ou des composants constituant les éléments de notre montage générateur de bruitage.

Le chapitre 3 consiste à présenter le circuit global du montage et permet de donner une explication détaillée du fonctionnement des différentes parties constituant le circuit électronique, ainsi que les schémas de simulations sous le logiciel Isis de Proteus pour différentes parties du montage ainsi que pour le montage général.

Enfin une conclusion, quelques remarques et perspectives mettront fin à notre projet.

Chapitre 1 :

Schéma Synoptique

CHAPITRE1 : SCHEMA SYNOPTIQUE

Introduction :

Le circuit réalisé dans le cadre de notre projet peut être représenté sous forme de différents blocs qui constituent le schéma synoptique général de fonctionnement de l'ensemble du montage (figure1.1). Les différents blocs de ce dispositif électronique fonctionnant comme générateur de bruitage sont conçus pour émettre des bruits sonores permettant d'éloigner les animaux volants d'un champ de culture. Ces blocs interprètent les différentes fonctions électroniques du montage.




Figure 1.1 : le schéma synoptique général.

1.1 Alimentation :

La grande majorité des équipements électroniques a besoin d'une source de courant continu qui peut être une pile ou une batterie, mais généralement l'alimentation des appareillages est constituée d'un circuit transformant le courant alternatif du secteur (220V, 50Hz) en courant continu : c'est l'alimentation stabilisée. Le Bloc d'alimentation présenté et prévu, permet donc de fournir une tension de 6V à tous les autres éléments du montage.

1.2 Détection du jour et de nuit :

Ce bloc est construit à base d'une résistance dépendant de la lumière LDR (Light Dépendent Résistor). Ce composant est essentiellement caractérisé par une faible résistance lorsqu'il est exposé à la lumière, et par une résistance élevée lorsqu'il y a absence de lumière. C'est cette particularité qui va nous permettre de détecter la tombée de la nuit et le lever du jour. On note particulièrement que la résistance de la LDR varie :

- Le jour : R_{LDR} est faible.
- Le soir : R_{LDR} est élevé.

Un potentiomètre P1 est prévu pour régler le degré de luminosité souhaité pour le basculement du comparateur.

1.3 Étage comparateur :

Le circuit comparateur est construit autour de l'amplificateur opérationnel 741 qui permet de comparer la tension provenant de la LDR (V_{LDR}) variable, avec une tension de référence (V_{ref}) fixe, ainsi :

- En mode jour $V_{LDR} < V_{ref}$: la sortie du comparateur passe au niveau haut.
- En mode de nuit $V_{LDR} > V_{ref}$: la sortie du comparateur passe au niveau bas.

1.4 Base de temps :

Notre circuit de Base de Temps est le premier circuit d'horloge de ce montage : il est construit à l'aide de l'association de deux portes NAND. Le réglage de la fréquence d'oscillation de ce circuit d'horloge se fait à l'aide d'un potentiomètre P2. (sa fréquence est réglée autour de 2Hz).

1.5 Remises à zéro (en situation d'obscurité) :

Ce circuit permet de remettre le compteur de temporisation matinale (CD 4020), le compteur de périodicité de bruitage (CD4017) ainsi que le compteur de changement de fréquences sonores à leur état initial. Ceci devrait se produire à chaque tombée de la nuit. L'appareil restera donc en mode veille jusqu'au prochain lever du jour.

1.6 Compteur diviseur 14 étages :

Cet étage est construit à base de circuit intégré CD4020, qui est commandé par la fréquence d'horloge de l'oscillateur construit à base de portes NAND, et qui en réalité à travers ses sorties Q1 à Q14 (selon datasheet) fournit des créneaux séquentiels diviseurs de fréquence en fonction de la fréquence d'horloge (de période T_H), c'est-à-dire que chaque sortie Q_n voit sa période s'allonger au fur et à mesure que n augmente. Chaque sortie Q_n est régie par la relation de sa période : $T_n = 2^n T_H$ (1.1)

T_H étant la période de l'entrée Horloge du compteur

1.7 Réglage de la temporisation matinale :

Ce bloc permet de créer un retard au démarrage du circuit de bruitage. C'est un bloc construit autour du compteur 14 étages (CD4020) et à l'aide de micro interrupteurs (micro-switch) qui permettent de sélectionner une sortie Q_n du CD4020 pour déterminer ainsi le temps de retard (8mn ; 16mn ; 32mn ; 64mn) au démarrage du générateur de bruitage le matin.

1.8 Compteur de périodicité de bruitage 4017 :

C'est un étage construit autour du compteur décimal le CD4017. La périodicité permet de produire un changement du son de bruitage toutes les 1 ; 2 ; 3 ; 4 ou 5mn. La sélection de la périodicité de bruitage se fait à l'aide de 4 micro-switch liés au compteur CD4017.

1.9 Oscillateur et production de sons :

Ce bloc est construit à partir d'un circuit délivrant une fréquence d'horloge, l'élément de base de cette fonction est le circuit intégré NE555 fonctionnant en multivibrateur astable. Notons que, dans notre cas, cette fréquence d'horloge peut être variable ce qui donne un changement de sonorité à la sortie du HP les éléments qui entourent et complètent la fonction astable du NE555 seront variables de telle sorte que la période qui en découle sera par conséquent variable selon la relation suivante :

$$T_H = 0.7 (R_A + 2R_B) C \quad (1.2)$$

1.10 Amplification:

Cet étage est construit à l'aide de deux transistors montrés en Darlington le signal sortant de l'oscillateur astable, tout en conservant la même fréquence sonore, sera directement amplifié à l'aide de ce montage.

1.11 Le Haut-Parleur :

Le HP est un élément transducteur qui permet de transformer les signaux électriques basses fréquence (BF) en vibrations sonores puissantes.

Chapitre 2 :
Etude des éléments du
montage

CHAPITRE2 : ETUDE DES ELEMENTS DU MONTAGE

Introduction :

Les composants électroniques sont des éléments destinés à être assemblés avec d'autres dispositifs afin d'exécuter une ou plusieurs fonctions électroniques.

Dans ce chapitre, nous présentons les différents composants électroniques qui constituent notre circuit général générateur de bruitage ainsi que leur principe de fonctionnement.

2.1 Alimentation stabilisée : [4]

2.1.1 Présentation :

Les alimentations stabilisées sont utilisées pour fournir une tension continue. On en trouve pratiquement dans tous les appareils électroniques. (Audio, vidéo, ordinateur, etc...)

2.1.2 Synoptique de l'alimentation stabilisée :

La figure 2.1 présente les différents blocs qui constituent une alimentation stabilisée

Le bloc1 : Le symbole du transformateur traduit un abaisseur de tension.

Le bloc2 : Le symbole du convertisseur traduit la fonction de redressement.

Le bloc3 : Le symbole du condensateur traduit la fonction de filtrage.

Le bloc4 : Le symbole d'un régulateur traduit la fonction de stabilisation et régulation de tension.




Figure 2.1 : schéma bloc de l'alimentation stabilisée

2.1.3 Schéma de principe :




Figure 2.2 : schéma d'une alimentation stabilisée.

2.1.4 Fonctionnement :

2.1.4.1 Fonctionnement du transformateur :

Cette fonction est réalisée par un transformateur. Il permet de diminuer l'amplitude de la tension secteur.

Un transformateur est caractérisé par son rapport de transformation. Ce rapport est fonction du nombre de spires des enroulements primaire et secondaire.




Figure 2.3 : Transformateur.

2.1.4.2 Fonctionnement du redresseur :

L'opération de redressement consiste à redresser les 2 alternances du signal d'entrée dans le même sens afin d'obtenir une tension de sortie soit positive soit négative. On parle alors de redressement double alternance. Le redressement double alternance est obtenu à l'aide de 4 diodes montées en pont de Graetz. (Fig.2.4).




Figure 2.4 : Redressement double alternance.

2.1.4.3 Fonctionnement du filtrage :

Après redressement, la tension de sortie aux bornes du pont redresseur est loin d'être continue. Le filtrage a pour but de transformer cette tension redressée en une tension continue légèrement ondulée.

- L'élément utilisé pour réaliser cette fonction est le condensateur




Figure 2.5 : Filtrage.

2.1.4.4 Fonctionnement du Régulateur

Malgré le filtrage, la tension aux bornes du condensateur n'est pas parfaitement continue, elle présente une légère ondulation.

- Pour obtenir une tension parfaitement continue et permet une stabilisation et une régulation de tension.




Figure 2.6 : Régulateur.

2.2 Capteur de lumière (Photorésistance - LDR) :

2.2.1 Définition : [1]

Une photorésistance est un composant dont la valeur en ohms dépend de la lumière à laquelle il est exposé. On la désigne aussi par LDR (Light Dépendent Résistor). Son symbole et sa forme sont représentés en (figure 2.7).

La principale utilisation de la photorésistance est la mesure de l'intensité lumineuse (appareil photo, Système de détection, le comptage, les alarmes...) Elle est fortement concurrencée par la photodiode dont le temps de réponse est beaucoup plus court. Les matériaux utilisés sont généralement du sulfure ou du sélénure de cadmium qui se comporte comme des semi-conducteurs.




Figure 2.7 : Structure de base de la LDR et Symbole.

2.2.2 Principe :

A température constante si le même cristal semi-conducteur est soumis à une relation lumineuse, l'énergie apportée par les photons peut suffire à libérer certains électrons utilisés dans les liaisons covalentes entre atomes du cristal. Plus le flux lumineux sera intense, plus le nombre d'électrons disponible pour assurer la conduction sera grand, ainsi la résistance de la LDR est inversement proportionnelle à la lumière reçue.



Figure 2.8 : photorésistance.

2.3 Amplificateur opérationnel : [5]

2.3.1 Définition :

L'amplificateur opérationnel est un dispositif ou élément électronique se comportant comme une source de tension contrôlée par la tension. Un ampli op est un dispositif électronique complexe composé de résistances, de condensateurs, de transistors et de diodes. Il est disponible dans le commerce sous forme de circuit intégré.

Outre les diverses fonctions mathématiques que peut produire l'amplificateur opérationnel telles que : amplificateur direct, inverseur, suiveur, soustracteur, additionneur, dérivateur, intégrateur, il peut fonctionner aussi comme comparateur, qui est l'application utilisée dans notre projet.

2.3.2 L'amplificateur opérationnel comme comparateur :

Dans un comparateur (figure 2.9), une tension de référence est mise en place sur l'une des entrées de l'AOp, par exemple la borne non inverseuse, alors que l'autre borne d'entrée reçoit la tension à comparer. La tension de référence peut être obtenue par exemple par un pont diviseur de tension.




Figure 2.9 : L'amplificateur opérationnel comme comparateur.

- Si la tension à la borne - est supérieure à la tension de référence (entrée +), la tension de sortie sera « négative » et correspond la tension minimale de saturation.
- Si la tension à la borne - est inférieure à la tension de référence (entrée+), la tension de sortie sera « positive » et correspond la tension maximale de saturation.

La figure (2.10) interprète la comparaison entre les 2 signaux d'entrée et où la tension de référence se situe sur la borne(+) non inverseuse. Le signal S à la sortie prend 2 états (Bas ou Haut).

- Si ($e^- > e^+$) alors : V_s est au niveau bas.
- Si ($e^- < e^+$) alors : V_s est au niveau haut.




Figure 2.10 : comparaison des signaux d'entrée.

Le Circuit intégré Amplificateur Opérationnel le plus couramment disponible et utilisé est le $\mu A741$ ou le LM741.

Le $\mu A741$ effectue principalement des opérations mathématiques comme l'addition, la soustraction, la division, la multiplication, l'intégration, la différenciation, etc. Le circuit intégré $\mu A741$ comporte trois niveaux : entrée différentielle, gain et sortie push-pull.

2.3.3 Brochage de l'AOP $\mu A741$: [12]




Figure 2.11 : Brochage de l'AOP $\mu A741$

2.4 Transistor : [8]

2.4.1 Présentation :

Le transistor est un composant électronique qui est utilisé dans la plupart des circuits électroniques (circuits logiques, amplificateur, stabilisateur de tension, modulation de signal, etc.) aussi bien en basse qu'en haute tension.

Un transistor est un dispositif semi-conducteur à trois électrodes actives, qui permet de contrôler un courant ou une tension sur l'électrode de sortie (le collecteur pour le transistor bipolaire et le drain sur un transistor à effet de champ) grâce à une électrode d'entrée (la base sur un transistor bipolaire et la grille pour un transistor à effet de champ).




Figure 2.12 : Symbole d'un transistor bipolaire NPN

2.4.2 Transistor bipolaire :

Un transistor bipolaire est un dispositif électronique à base de semi-conducteur de la famille des transistors, et est un amplificateur de courant, on injecte un courant dans l'espace base/émetteur afin de créer un courant multiplié par le gain du transistor entre l'émetteur et le collecteur.

2.5 Transistor Darlington :[8]

2.5.1 Présentation :

Le transistor Darlington est la combinaison de deux transistors bipolaires de même type (tous deux NPN ou tous deux PNP), résultant en composant hybride qui a encore des Caractéristiques de transistor. Ces deux transistors sont souvent intégrés dans un même boîtier. Son montage est fait de sorte que : les collecteurs sont communs et correspondent au collecteur du Darlington, l'émetteur du transistor de commande est relié à la base du transistor de sortie.

La base du transistor de commande et l'émetteur du transistor de sortie correspondent respectivement à la base et à l'émetteur du Darlington.




Figure 2.13 : Symbole du transistor Darlington NPN

Le gain en courant du Transistor Darlington est égal au produit des gains de chaque transistor.

Soient I_{B1} ; I_{E1} et I_{C1} les courants relatifs au transistor T_1 de gain β_1

I_{B2} ; I_{E2} et I_{C2} les courants relatifs au transistor T_2 de gain β_2

I_B ; I_E et I_C les courants relatifs au transistor Darlington de gain β

On déduit alors que :

$$I_C = I_{C1} + I_{C2} = \beta_1 I_{B1} + \beta_2 I_{B2} \quad (2.1)$$

$$\text{Or, } I_{B2} = I_{E1} = I_{B1} + I_{C1} = I_{B1} + \beta_1 I_{B1} = (\beta_1 + 1) I_{B1}$$

$$\text{Donc, } I_C = \beta_1 I_{B1} + \beta_2 (\beta_1 + 1) I_{B1} = [\beta_1 + \beta_2 (\beta_1 + 1)] I_{B1}$$

Si le gain β du Darlington est défini par la relation :

$$I_C = \beta I_B \quad \text{avec } I_B = I_{B1} \quad \text{donc } I_C = \beta I_{B1}$$

$$\text{Alors, } \beta = \beta_1 + \beta_2 (\beta_1 + 1) = \beta_1 \beta_2 + \beta_1 + \beta_2 = \beta_1 \beta_2 (1 + 1/\beta_2 + 1/\beta_1)$$

$$\text{Et par approximation on prend : } \beta = \beta_1 \beta_2 \quad (2.2)$$

2.5.2 Avantages :

- Grand gain : Le gain du premier transistor multiplié par le gain du deuxième (1000 à 20000).
- À courant collecteur égal, le Darlington permet d'augmenter la résistance d'entrée du montage par rapport à un transistor seul.

2.5.3 Inconvénients :

- Le seuil de condition V à partir duquel le Darlington commence à conduire est double par rapport à un transistor simple, le courant de commande traverse la jonction base/émetteur du premier transistor puis la jonction base/émetteur du deuxième, donc le V du Darlington est l'addition des deux V .
- La chute de tension V_{BE} du Darlington (typiquement 1,2 V ou 1,4V) est supérieure à celle d'un transistor bipolaire simple (typiquement 0,6 V ou 0,7V), ce qui augmente sensiblement les pertes par effet joule, en particulier dans les applications de puissance.

2.6 Circuit intégré 4017 : [5]

2.6.1 Présentation :

Le circuit intégré 4017 fait partie de la série des circuits intégrés 4000 utilisant la technologie CMOS. Le circuit intégré 4017 est un compteur décimal de type Johnson à 5 étages. Il possède 3 entrées (horloge, validation et Remise à Zéro) et dix sorties (Q0 à Q9). Une seule des sorties peut être active à un instant donné. Les sorties sont activées séquentiellement (c'est-à-dire l'une après l'autre) à chaque coup d'horloge. Une sortie additionnelle CO permet de chaîner les circuits les uns derrière les autres afin d'augmenter le nombre total de sorties.



Figure 2 .14: C.I CMOS 4017

2.6.2 Brochage du CD4017 :




Figure 2.15 : brochage du CD4017.

2.6.3 Les entrées :

Ce compteur possède 3 entrées :

- Un signal d'Horloge (CLK) ou (H) patte 14 pour incrémenter le compteur.
- Un signal de validation (CI) Clock Inhibit ou (EN) Enable ou (V) Validation patte 13 pour autoriser ou non le comptage.
- Un signal de Remise à Zéro (MR) ou (RESET) ou (RAZ) patte 15 pour réinitialiser le compteur.

2.6.4 Les sorties :

Ce compteur possède 11 sorties :

- Les signaux de sorties Q0 à Q9 .Ces sorties sont actives au niveau haut (1)
- Un signal de chaînage (CO) « Carry Out » patte 12. Ce signal est à "1" lorsque l'une des sorties Q0 à Q4 est à "1" et à "0" lorsque l'une des sorties Q5 à Q9 est à "1".

2.6.5 Modes de fonctionnement :

Il y a 2 modes de fonctionnement possible :

- Incrémentation du compteur sur front montant (mode par défaut).
- Incrémentation du compteur sur front descendant.

Dans le cas d'un front montant, la broche 13 sert de validation (V). Un niveau bas (0) autorise le comptage tandis qu'un niveau haut (1) bloque le comptage. Un front montant sur la broche 14 (horloge) incrémente le compteur lorsque le signal est validé.

Dans le cas d'un front descendant, le rôle des broches 13 et 14 est inversé. La broche 14 sert de validation (V). Un niveau haut (1) autorise le comptage tandis qu'un niveau bas (0) bloque le comptage. Un front descendant sur la broche 13 (horloge) incrémente le compteur lorsque le signal est validé.

2.6.6 Table de vérité et chronogramme :

	H	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Q7	Q8	Q9
0	┌	1	0	0	0	0	0	0	0	0	0
1	┌	0	1	0	0	0	0	0	0	0	0
2	┌	0	0	1	0	0	0	0	0	0	0
3	┌	0	0	0	1	0	0	0	0	0	0
4	┌	0	0	0	0	1	0	0	0	0	0
5	┌	0	0	0	0	0	1	0	0	0	0
6	┌	0	0	0	0	0	0	1	0	0	0
7	┌	0	0	0	0	0	0	0	1	0	0
8	┌	0	0	0	0	0	0	0	0	1	0
9	┌	0	0	0	0	0	0	0	0	0	1

Tableau 2.1 : Table de vérité du compteur- décodeur Décimal.




Figure 2.16 : Chronogramme du CD4017.

2.7 Circuit intégré CD4020 :

2.7.1 Définition : [5]

Un compteur est un circuit séquentiel qui permet de dénombrer des impulsions appliquées sur son entrée d'horloge (CLK ou H) et de restituer sur des sorties des informations sous forme binaire. A chaque impulsion l'état du compteur est modifié et entre deux impulsions son état reste stable, un compteur est donc aussi une sorte de registre mémoire. Un compteur doit démarrer vide ou plein suivant l'utilisation, l'entrée RAZ ou MR ou R sert de remise à zéro.

2.7.2 Brochage :

Le CD 4020 est un compteur 14 étages binaire (Q_1 - Q_{14}) avec une entrée d'horloge broche 10 sur front descendant (état haut vers état bas) pour activer le comptage, la broche 11 est un reset du compteur actif à l'état haut.




Figure 2.17 : brochage du CD4020

2.7.3 Chronogramme des sorties du CD 4020 :

Si l'entrée Horloge a une période T_H alors chaque sortie Q_n aura une période :

$$T_n = 2^n T_H \quad (2.3)$$




Figure 2.18 : chronogramme de sortie du CD4020.

2.8 Oscillateur à portes NAND :

L'Horloge principale de notre circuit est construite autour de deux portes logiques NAND fonctionnant en oscillateur astable (Fig.2.19).




Figure 2.19 : Oscillateur à deux portes NAND.

Lorsque l'entrée 1 est à l'état bas (0v), la sortie 3 de la porte UA présente un niveau Haut (Etat1= V_{DD}), ce qui confère un niveau Haut au point A, et la sortie 4 de l'oscillateur reste à l'état Bas de repos : la base de Temps (ou le circuit d'Horloge) est en position de Neutralisation (ou de repos ou de veille ou d'attente).

Par contre, dès que l'entrée 1 de commande, passe à l'état Haut : le multivibrateur commence à fonctionner en oscillateur astable.

En effet : l'entrée 2 étant initialement au niveau Haut (Etat 1), et avec un signal d'entrée à l'état 1, donne à la sortie 3 un état 0 et à la sortie 4 un état 1, ce qui permet au condensateur de se charger à travers P1+R2, jusqu'à ce que le point A présente un niveau inférieure à $V_{DD}/2$ (qui correspond au seuil de basculement de la porte NAND), à cet instant l'entrée 2 reconnaîtra un niveau bas et fera basculer la sortie 3 de la porte UA au niveau Haut et par suite la sortie 4 au niveau bas, ce qui mènera à recharger le condensateur dans le sens inverse à travers P1+R2 jusqu'à ce que le point A dépassé légèrement $V_{DD}/2$ et cette tension va se retrouver sur l'entrée 2 de la porte UA, et par suite sa sortie 3 se retrouve au niveau bas ce qui implique un niveau Haut sur la sortie 4 de la porte UB, « à ce moment le condensateur étant initialement chargé autour de V_{DD} se retrouve subir un niveau Haut » se retrouve dans une situation de charge dans le sens inverse, il doit donc non seulement se décharger mais se recharger de nouveau, jusqu'à atteindre au point A un niveau légèrement inférieure à $V_{DD}/2$ ce qui ramène l'entrée 2 de la porte UA au niveau 0 et sa sortie 3 au niveau 1 et la sortie 4 au niveau 0. le cycle interminable de charge et de décharge du condensateur, conduit à la sortie de ce multivibrateur l'obtention de créneaux d'impulsions.

2.9 Multivibrateur astable avec NE555 : [6]

2.9.1 Présentation :

Un astable délivre un signal qui oscille en permanence entre 2 états logiques 0 et 1 sans aucune intervention extérieure (on peut parler de signal carré ou rectangulaire, par analogie à sa représentation sur un oscilloscope).



Figure 2.20 : Circuit Intégré NE555

2.9.2 Montage à base du NE555 :

Le NE555 est un circuit intégré utilisé dès que la notion de temps est importante dans un montage. Le NE555 est un circuit intégré à la fois très connu et simple. Il s'agit d'un timer (temporisateur) en boîtier DIL8 : il comporte donc deux rangées de 4 pattes. Le 555 fonctionne aussi bien en astable ou monostable et ne requiert que trois composants périphériques, deux résistances et un condensateur.




Figure 2.21 : Schéma de base du NE555 en astable.

La configuration astable permet d'utiliser le NE555 comme oscillateur. Deux résistances et un condensateur permettent de modifier la fréquence d'oscillations ainsi que le rapport cyclique.

Une oscillation complète est effectuée lorsque le condensateur se charge de $1/3$ de V_{cc} jusqu'à $2/3$ de V_{cc} . Lors de la charge, les résistances R_a et R_b sont en série avec le condensateur, mais la décharge s'effectue à travers R_b seulement. C'est de cette façon que le rapport cyclique peut être modifié. La fréquence d'oscillation f ainsi que le rapport cyclique α suivent les relations suivantes :

$$f = \frac{1.44}{(R_a + 2R_b)C} \quad (2.4)$$

$$\alpha = \frac{R_a + R_b}{(R_a + 2R_b)} = \frac{T_1}{T} \quad (2.5)$$

- La durée de la charge est donc :

$$T_1 = (R_a + R_b) \cdot C \cdot \ln 2 \quad (2.6)$$

- La durée de la décharge est :

$$T_2 = R_b \cdot C \cdot \ln 2 \quad (2.7)$$

- La période de l'astable est :

$$T = T_1 + T_2 = (R_a + 2R_b) \cdot C \cdot \ln 2 \quad (2.8)$$




Figure 2.22 : Chronogrammes sortie 3 et entrée 6 du NE555.

Chapitre 3 :
Simulation et Résultats

CHAPITRE3 : SIMULATION ET RESULTATS

3.1 Introduction

Dans ce chapitre nous allons donner une présentation sur le logiciel de simulation utilisé notamment Isis de Proteus et nous avons proposé 2 configurations du montage général qui diffèrent particulièrement au niveau du circuit d'horloge.

Pour expliquer le fonctionnement de notre montage nous avons décomposé notre circuit en plusieurs sous-ensembles afin que l'explication de chaque partie soit plus claire et plus facilement simulable.

3.2 Présentation du langage de Simulation :

La simulation représente un vaste champ pour le développement scientifique et technologique. Outre le gain du temps, elle permet de réduire les coûts engendrés par une suite d'essais expérimentaux. Elle offre ainsi aux fabricants de circuits (ou fondeurs) la possibilité de simuler les différents circuits avant de passer à la réalisation.

Il existe plusieurs logiciels de simulation comme multi Sim, PDN Analyzer...etc. mais le simulateur le plus utilisé reste le logiciel "PROTEUS". Donc, il est intéressant de donner un aperçu sur ce logiciel.

3.3 Présentation de PROTEUS :

Proteus est une suite logicielle de CAO (Conception Assistée par Ordinateur) destinée au domaine de l'électronique.

Cet environnement, développé par la société Labcenter Electronics, permet la conception et la simulation d'un système électronique complet y compris le code du microcontrôleur.

De manière générale, le logiciel Proteus est constitué principalement de deux modules : ISIS et ARES.

3.3.1 L'environnement de travail de PROTEUS : [9]

Le lancement de PROTEUS donne un environnement classique de type Windows, constitué d'une fenêtre principale, et d'un ensemble de barres d'outils. Outre le menu classique permettant la gestion des fichiers, de l'affichage, et des options des projets, la fenêtre principale comprend **une Zone de travail** destinée au développement des circuits à simuler et à tester. **Une Bibliothèque d'objets** affiche la liste des objets (circuits électriques, électroniques,...) utilisés dans l'application en cours. Les différentes **Touches magnétoscope** constituent des raccourcis permettant le lancement de la simulation, ainsi que la mise en pause, l'exécution pas à pas, et l'arrêt de la simulation.




Figure 3.1 : Environnement de travail ISIS de PROTEUS.

3.3.2 La barre d'outils principale :

La boîte verticale de boutons, comprend les principaux raccourcis nécessaires au développement rapide d'applications. En plaçant le curseur de la souris sur un bouton, sans cliquer, une info-bulle affiche le nom du bouton, dont les plus importants sont :

✓ **Component mode (Mode Composant)**

Un clic sur ce bouton puis Component from libraires, permet l'ajout de différents composants.

✓ **Génération Mode (Mode Générateur)**

Permettant l'accès aux différents types de générateurs.

✓ **Instruments**

Un raccourci permettant l'ajout des appareils de mesure tels que le voltmètre, l'ampèremètre, et l'oscilloscope.

✓ Terminal

Permettant d'ajouter des points particuliers dans un schéma tels que les entrées/sorties ou Gnd.




Figure 3.2 : La barre d'outils principale.

3.3.3 Présentation du module ISIS (Intelligent Schématique Input System) :

ISIS est un outil de développement et de simulation des circuits électroniques, Il est principalement connu pour éditer et simuler des schémas électriques conçus auparavant. Grâce à cet environnement graphique, simple et interactif, nous pouvons déceler certaines erreurs commises lors de l'étape de conception du circuit.

3.3.4 Présentation du module ARES (Advanced Routing And Editing Software):

ARES-PROTEUS est une interface destinée à réaliser les circuits imprimés, Cet outil permet un placement de composants, ainsi qu'un routage sur 16 couches, en différents modes : manuel, semi-automatique, ou automatique du circuit électronique. Bien que nous n'avons pas abordé la partie réalisation et circuit imprimé dans notre Projet, nous présentons sur la figure 3.4 l'environnement de travail du logiciel de conception de circuits imprimés ARES.




Figure 3.3 : Environnement de Travail ARES de PROTEUS

Bien que l'édition d'un circuit imprimé soit plus efficace lorsqu'elle est réalisée manuellement, le mode routage automatique, offre la possibilité d'importer facilement le schéma électrique conçu sous ISIS vers ARES afin de réaliser le circuit imprimé.

Aussi, les algorithmes implémentés dans ce module nous permettent d'optimiser la conception du circuit avec une visualisation 3D de la carte électronique réalisée.

3.4 Schéma électrique générale du montage sous Isis :




Figure 3.4 : schéma générale du montage, (configuration 1 : oscillateur à portes NAND)

Etant donné que le circuit électrique complet du montage paraît un peu complexe et surchargé nous allons présenter, expliquer et simuler les différentes parties de ce montage.

3.4.1 Le circuit de l'alimentation :

L'alimentation stabilisée classique délivrant une tension continue de 6V est construite à l'aide d'un Transformateur (220V/9V), d'un pont de diodes, de condensateurs C1 (2200uF), C2 (470uF) jouant le rôle de filtrage à l'entrée et à la sortie du régulateur (fig3.5).




Figure 3.6 : Simulation de l'alimentation stabilisée sous ISIS

Le contrôle de la présence de tension en sortie est assuré par une LED verte mise en série avec la résistance R1 (820 Ω), qui permet de limiter le courant qui la traverse.

Cette alimentation de 6V permet ainsi de fournir l'énergie nécessaire à tous les éléments du montage de notre générateur de bruitage, fonctionnant en basse tension tel que les circuits intégrés, les Transistors, les LED, les Diodes, les Potentiomètres,...etc.

Afin d'obtenir des valeurs adéquates d'une alimentation stabilisée simulée sous l'environnement isis il est important de déterminer les paramètres du transformateur d'alimentation. A cet effet nous donnerons quelques indications :

3.4.1.1. Choix du transformateur sur ISIS de PROTEUS :

Un transformateur est caractérisé par son rapport de transformation. Ce rapport est fonction du nombre de spires des enroulements primaire et secondaire :

Dans le logiciel ISIS nous devons remplir les paramètres du transformateur qui sont les suivants :




Figure 3.7 : paramètres du transformateur sous ISIS

V_{in} : La tension primaire

V_s : La tension secondaire

L_p : l'inductance de l'enroulement primaire

L_s : l'inductance de l'enroulement secondaire

Pour cela nous devons déterminer les paramètres L_p et L_s à partir de l'équation suivante :

$$\frac{L_s}{L_p} = \left(\frac{V_s}{V_{in}}\right)^2 \quad (3.1)$$



$$L_s = L_p \left(\frac{V_s}{V_{in}}\right)^2 \quad (3.2)$$

Pour une tension d'entrée : $V_{in} = 220V$

Pour obtenir une tension de sortie : $V_s = 9V$

On fixe : $L_p = 1 \text{ H}$  $L_s = 1 * \left(\frac{9}{220}\right)^2$

On obtient : $L_s = 1,67 \text{ mH}$

3.4.2 Etage détection et étage comparateur : [10]

L'élément important de cette mission est la photorésistance LDR. Cette LDR est un composant qui présente une résistance très importante de plusieurs centaines de $K\Omega$, lorsqu'il est placé dans l'obscurité. En revanche, quand la lumière vient frapper sa surface sensible, sa résistance chute à quelques centaines d'ohms seulement.




Figure 3.8 : Simulation de l'étage comparateur (mode Nuit).

La LDR est donc montée en série avec une résistance R1 et, au niveau du point commun de ces deux éléments, on relève :

- un potentiel voisin de 6 V lorsque la LDR est plongée dans l'obscurité ;
- un potentiel voisin de 0 V lorsque cette LDR est éclairée.

Ce point commun est relié à l'entrée2 (inverseuse) de l'AOP « μ A741 » monté en comparateur de potentiel.

L'entrée3 (non inverseuse), est reliée au curseur du potentiomètre P1 que l'on règle approximativement sur sa position médiane : il en résulte un potentiel de l'ordre de 3 V. Les résistances R2 et R3 ne sont pas indispensables, mais peuvent jouer le rôle de tampons destinées à éviter de soumettre l'entrée directe à la polarité 6 V ou 0 V en cas de placement du curseur sur une position extrême.

Lorsque le potentiel présent sur « e- » est supérieur au potentiel de référence « e+ », la sortie 6 de U1 présente un potentiel voisin de zéro (niveau bas).

Par contre, lorsque le potentiel « e- » devient inférieur à celui de « e+ », la sortie du « μ A741 » bascule au niveau haut et donc à un potentiel voisin de 6 V. En conséquence, quand

la LDR ne reçoit pas de lumière, notamment en nuit, U1 présente à sa sortie un état bas et, quand la LDR détecte la lumière du jour, U1 observe un état haut.




Figure 3.9 : Simulation de l'étage comparateur (mode Jour).

La résistance R4 introduit une réaction positive lors du changement d'état. En effet, au lever du soleil, alors que le potentiel « e- » décroît progressivement, dès que le circuit U1(AOP) bascule vers un état haut, on enregistre sur l'entré « e+ » un surcroît de potentiel acheminé par R4, ce qui confirme et stabilise la nouvelle position à la sortie de l'AOP. Le même phénomène se produit à la tombée de la nuit où le passage de la sortie à l'état bas fait légèrement chuter le potentiel de référence « e+ » en produisant encore une stabilisation. L'intérêt de cette disposition réside dans le fait qu'une position donnée à la sortie de l'AOP ne se trouve plus remise en cause par la suite.

L'ajustable P1 permet de définir le degré de luminosité ou le seuil de basculement de l'AOP U1. en effet, si on règle P1 du côté positif de l'alimentation, L'AOP basculera plus tôt lors du lever du soleil et plus tard lors du coucher. Par contre, si le curseur de P1 est plus proche de la masse, l'AOP aura un comportement inverse, à savoir : basculement plus tard le matin et plus tôt le soir.

Remarque : Le potentiel disponible à la sortie de l'AOP U1 n'est pas nul pour un état bas, ni égal à 6 V pour l'état haut. En réalité, un « μ A 741 » se caractérise par un potentiel de déchet de l'ordre de 1 à 1,5 V pour un état bas. De même, pour l'état haut, ce potentiel de déchet vient se

retrancher de la valeur du potentiel d'alimentation, si bien que l'on enregistre à la sortie une tension d'environ 5V.

3.4.3 Trigger de Schmitt :

Cette partie est constituée par 2 portes NAND U2C et U2D du circuit intégré U2 (CD4011) qui permet de fournir au niveau de sa sortie des états Bas et Haut respectivement de 0V et de 5V (d'après l'alimentation du CI par ISIS). De plus, et grâce à la réaction introduite par la résistance R6 lors du basculement des portes, on obtient une accélération de ce phénomène de changement d'état. Il en résulte des fronts ascendants et descendants bien verticaux.




Figure 3.10 : Simulation du Trigger de Schmitt (mode Nuit).




Figure 3.11 : Simulation du Trigger de Schmitt (mode Jour).

Notons que la sortie de la porte NAND U2C présente bien sûr un état inversé par rapport à la sortie du trigger. Cette sortie intermédiaire se caractérise ainsi par un état haut en Nuit et un état bas en Jour. Cette sortie est d'une importance capitale puisqu'elle permet de remettre à zéro tous les compteurs la Nuit.

3.4.4 Base de temps : [10]

Les portes NAND U2A et U2B du circuit U2 (CD4011) constituent un multivibrateur fonctionnant en oscillateur astable. Lorsque l'entrée 1 est soumise à un état bas (c'est le cas où la LDR détecte la nuit), la sortie de la porte U2A présente un état haut et la sortie du multivibrateur accuse un état bas de repos : la base de temps est ainsi en position de repos (ou d'attente). Par contre, dès que l'entrée de commande passe à un état haut, c'est-à-dire quand la LDR a détecté le jour, le multivibrateur fonctionne et fournit des créneaux d'impulsions produisant ainsi le premier signal d'Horloge.




Figure 3.12 : Circuit de base de temps par deux portes NAND.

Pour passer en revue un cycle de son fonctionnement, plaçons-nous par exemple dans le cas où la sortie de la porte U2B présente un état haut pendant que la sortie de la porte U2A est à l'état bas. La capacité C4, se charge progressivement à travers R8 et P2. Il en résulte une diminution progressive du potentiel de l'entrée 2. Lorsque ce dernier atteint une valeur environ égale à la $V_{DD}/2$, la porte U2A bascule : sa sortie passe à l'état haut et la sortie de la porte U2B à l'état bas. Le potentiel au niveau de l'entrée 2 devient subitement égal à $-V_{DD}/2$; en effet, il convient de retrancher à la valeur zéro la valeur $V_{DD}/2$ correspondante à la charge en sens inverse de C4, précédemment chargé. Cette capacité se charge à présent dans le sens opposé au précédent et, lorsque l'entrée 2 atteint la valeur $V_{DD}/2$, la porte U2A bascule à nouveau : sa sortie repasse à la valeur zéro tandis que celle de la porte U2B accuse un état haut. Il en résulte un potentiel égal à $3V_{DD}/2$ (V_{DD} , augmentée de la contre-charge précédente) sur l'entrée de commande du multivibrateur. Ce potentiel diminue à nouveau progressivement comme indiqué au début des explications relatives à un cycle d'oscillations. La période des créneaux ainsi disponibles sur la sortie du multivibrateur s'exprime par la relation : $T = 2,2 (R8 + P2) C4$.

Les oscillogrammes de fonctionnement de la (figure 3.11) illustrent ces diverses explications.




Figure3.13 : oscillogrammes des signaux de la base de temps.(en simulation)

En jaune : patte 2 U2A ; En bleu : patte 3 de U2A ; En rouge : patte 4 U2B.

La résistance R7, ne rentre pas dans les paramètres déterminant cette période, mais elle stabilise et améliore le fonctionnement du multivibrateur.

3.4.5 Division de la fréquence :[10]

Les créneaux provenant de la base de temps aboutissent sur l'entrée 10 (Horloge) du circuit intégré U3 compteur-diviseur comportant 14 étages (CD4020). On remarque que la période des créneaux disponibles sur une sortie Qn se caractérise par une valeur doublée par rapport à ceux relevés sur la sortie Qn-1. Notons également que l'entrée 11 (RESET), soumise à un état haut (la Nuit), permet de remettre et de maintenir le compteur U3 à zéro ce qui se traduit par la présentation d'un état Bas de toutes les sorties Qn. En revanche, lorsque la LDR a détecté le Jour, le compteur U3 ; fonctionne normalement, son entrée RESET étant soumise à 0. Sa progression s'effectue au rythme des fronts descendants des créneaux présentés sur son entrée horloge. Au niveau de la sortie Q5 (selon Isis), destinée à alimenter l'entrée d'un autre compteur (CD4017) fixant la périodicité de production du son, on obtient ainsi des créneaux d'une période de 30 secondes. Pour aboutir à cette valeur il suffit de régler le potentiomètre P2 de façon à obtenir une période d'horloge de l'oscillateur égale à 0.46875s. (soit une fréquence de 2,13 Hz)




Figure 3.14 : simulation de division de fréquence(CD4020).

Dans ce cas on applique la relation : $T_n = 2^{n+1} T_H$ (3.3)

Pour la sortie Q_5 : $T_5 = 2^6 T_H = 2^6 * 0.46875s = 30s$

Pour la sortie Q_6 : $T_6 = 2^7 T_H = 2^7 * 0.46875s = 1mn$

3.4.6 Réglage matinal :

Les périodes disponibles sur les sorties Q_6 , Q_7 , Q_8 et Q_9 sont respectivement égales à 1, 2, 4 et 8 mn. A la suite du démarrage du compteur CD4020 toutes les sorties étant à zéro ; les sorties Q_6 à Q_9 présentent ainsi, un état haut au bout de 30s ,1mn ,2mn et 4mn.

Suivant l'interrupteur sélectionné pour le réglage de la temporisation matinal (ou du retard matinal), on obtient ainsi un état haut sur l'entrée 1 de la porte NOR U4A du circuit U4 au bout d'une durée programmée, après le lever du jour.




Figure 3.15 : Réglage matinal.

3.4.7 Mémorisation : [10]

Etant donné la présence d'un état haut sur l'entrée 6 de la porte NOR U4B, en mode nuit, la sortie de cette porte présente un état bas tandis que la sortie de la porte U4A accuse un état haut. Dès le lever du jour, l'entrée 6 passe à l'état bas, ce qui ne change rien quant aux états des sorties des portes U4A et U4B. Par contre, dès qu'un état haut, même passager se présente sur l'entrée 1 de U4A, la sortie de la porte U4A passe à l'état bas et la sortie de la porte U4B passe à l'état haut. Cette situation se maintient dans cet état quelles que soient par la suite les variations de niveau sur l'entrée 1 d'U4A : il s'est produit une mémorisation de l'information de fin de temporisation. Le dispositif ne revient à son état de repos qu'à la tombée de la nuit prochaine. (fig 3.16a le soir et fig 3.16b le jour).





Figure 3.16a : Mémorisation le Soir



3.16b : Mémorisation le Jour

La figure 3.17 montre des chronogrammes qui traduisent la relation entre la commande temporisation matinale (patte1 de U4A) ; la liaison aux RAZ (patte6 de U4B) , la liaison à l'entrée Validation du compteur U5 (CD4017) et l'état de la sortie 4 de U4B selon le Jour ou la Nuit.




Figure 3.17 : Chronogramme de Mémoire.

3.4.8 Périodicité de production des sons :

Cette périodicité est définie par le compteur U5 (CD4017). Il reçoit les impulsions positives de comptage par la sortie Q5 de U3(CD4020), à une périodicité de 30 secondes. Mais il ne peut avancer que si son entrée de validation V est soumise à un état bas, ce qui se produit seulement après la temporisation programmée après le lever du soleil.

Par ailleurs, son entrée RAZ est normalement soumise à un état bas grâce à la résistance R10. Notons que cette entrée est soumise à un état haut, par l'intermédiaire de D10, en période de nuit, ce qui a pour effet de bloquer le compteur CD4017 à zéro.

Ainsi, après le lever du soleil et la temporisation programmée, le compteur CD4017 progresse par le passage, toutes les 30 secondes, de l'état logique 1 d'une sortie Qn à la sortie Qn+1. Suivant que l'on ferme l'un ou l'autre des interrupteurs de réglage, le compteur CD4017, par l'intermédiaire de la liaison RAZ, se remet à zéro pour une position donnée. Ainsi, si l'on ferme l'interrupteur placé en regard de la sortie Q2, la remise à zéro se réalise dès que le niveau logique 1 apparaît sur Q2 ; il en résulte l'apparition périodique d'un état haut sur la sortie Q0, toutes les minutes. On peut ainsi obtenir une périodicité de 1, 2, 3, 4 ou 5 mn. A noter que le fait de ne fermer aucun interrupteur a pour effet de produire une périodicité de 5mn.




Figure 3.18 : Simulation de Périodicité de production de sons (CD 4017).

3.4.9 Production de différents sons :

A chaque fois qu'un état haut apparaît sur la sortie Q0 de U5(CD4017), un second compteur U6, du même type (CD4017), avance d'un pas (fig.3.17)

Du fait de la liaison $Q4 \rightarrow \text{RAZ}$ par l'intermédiaire de D12, on peut noter que ce compteur U6 ne peut en fait occuper que 4 positions différentes : Q0, Q1, Q2 et Q3.




Figure 3.19 : Simulation de Production de différents sons.

Une seconde série de 3 résistances R15, R16 et R17 issues des mêmes sorties de U6 attaque l'entrée décharge du circuit « NE555 » noté U7 et fonctionnant en oscillateur astable et délivrant pour chaque résistance différents fréquences. Il en résulte au niveau de la sortie de ce circuit, pour chaque sollicitation, des créneaux variables en période d'une commande à l'autre.

La fréquence sonore ainsi que la configuration générale du son périodiquement généré est donc à chaque fois différente, ce qui permet à la gante ailé de ne pas s'accoutumer à ce bruit destiné à l'éloigner.




Figure 3.20 : Simulation de production fréquences sonores.

En appliquant la relation de l'oscillateur astable à base du NE555

$$T = 0.7 (R_x + 2 R_{18}) C_7 \quad (3.4)$$

Où $R_x = R_{15}$ ou R_{16} ou R_{17} nous allons comparer les fréquences calculées de l'oscillateur à celles mesurées sur l'oscilloscope et sortant de l'amplificateur Darlington en simulation.

➤ Calcul des différentes fréquences sonores :

- $R_{15} = 10\text{k}\Omega \rightarrow T_1 = 0.7 * (10 * 10^3 + 2 * 10 * 10^3) * 10 * 10^{-9}$
 $= 0.21 * 10^{-3} \text{s} = 0.21 \text{ms}$
- $R_{16} = 47\text{k}\Omega \rightarrow T_2 = 0.7 * (47 * 10^3 + 2 * 10 * 10^3) * 10 * 10^{-9} =$
 $= 0.469 \text{ms}$

$$\bullet \quad R17=100k\Omega \rightarrow T_3=0.7*(100 * 10^3+2 * 10 * 10^3)*10 * 10^{-9}$$

$$= 0.84ms$$

$$F1= \frac{1}{T1} = \frac{1}{0.21} = 4.76 \text{ KHz}$$

$$F2= \frac{1}{T2} = \frac{1}{0.469} = 2.13 \text{ KHz}$$

$$F3= \frac{1}{T3} = \frac{1}{0.84} = 1.19 \text{ KHz}$$

3.4.10 Amplification :

Les signaux émis par la sortie de U7, sont dirigés à travers la capacité C9, et la résistance R19, sur la base d'un transistor Q1, monté en Darlington avec un transistor plus puissant Q2. Le circuit collecteur commun de ces transistors fournit toute la puissance nécessaire au haut-parleur entre deux sollicitations, la capacité C10, de grande valeur (4700 μ F), accumule de l'énergie par l'alimentation. Ainsi, au moment précis de la sollicitation du haut-parleur, cette énergie est brutalement restituée, en conférant à la membrane du haut-parleur toute la puissance nécessaire.




Figure 3.21 : Simulation de l'étage amplification

Suite à la simulation des différentes fréquences sonores nous avons relevé les signaux d'entrées (en jaune) et de sortie (en bleu) aux borne de R₂₁ afin de les comparer et de relever leur périodes et déduire leurs fréquences (fig 3.20 ; 3.21 ; 3.22)

- Pour $R_{15}=10k\Omega$.




Figure 3.22 : Signaux d'entrée et de sortie de l'amplificateur ($F_1=5\text{KHz}$)

- Pour $R_{16}=47k\Omega$.




Figure 3.23 : Signaux d'entrée et de sortie de l'amplificateur ($F_2=2.1\text{KHz}$)

- Pour $R_{17}=100k\Omega$.




Figure 3.24 : Signaux d'entrée et de sortie de l'amplificateur ($F_3=1.2\text{KHz}$)

3.5. Conclusion et Remarques :

1. Vu la complexité de ce montage nous avons fractionné le montage en plusieurs sous ensembles.
2. Le travail en simulation nous a aidé à étudier les circuits composant le montage séparément et faire des essais et observer le fonctionnement du circuit selon différentes configurations; ce qui nous permet un gain de temps considérable.

Toutefois nous avons rencontrés et découvert quelques problèmes au niveau de ce logiciel qu'on peut citer ci-dessous :

3. L'alimentation des circuits intégrés est automatiquement alimentée à 5V par le logiciel ISIS ce qui ne nous a pas permis de contrôler ou d'augmenter l'alimentation des circuits intégrés CMOS dans le circuit de simulation (à 6V ou à 9V par exemple).
4. Nous avons constaté le fonctionnement de l'oscillateur à base du NE555 sans être alimenté par une alimentation externe sur le circuit de simulation ce qui nous a conduit à conclure que ce circuit est auto-alimenté par le logiciel lui-même et par suite cela peut perturber la simulation.
5. Nous avons constaté aussi et vu que notre circuit fonctionne avec plusieurs oscillateurs et circuit d'horloges faisant fonctionner le compteur CD4020 et 2

compteurs CD4017 que le logiciel ne supportait pas toutes ces fonctions en meme temps et que cela ralentissait les circuits d'horloges se qui se traduisait par des messages de saturation du cpu à 100%. Et il n'est pas écarté que ce ralentissement du processus de la simulation, peut aussi etre dû à notre pc.

6. Nous avons fait plusieurs simulations et plusieurs possibilités, pour résoudre certains inconvénients observés sur la simulation du circuit complet. Nous espérons que ces inconvénients seront solutionnés dans l'avenir et qui seront comparés avec un modèle réalisé en pratique.
7. Vu le temps qui nous est imparti et pour solutionner les problèmes rencontrés nous avons donc solutionné les problèmes observés dans la simulation de ce montage en décomposant le montage en plusieurs étages afin de pouvoir simuler chaque étage ou 2 étages combinés et cela nous a permis de vérifier les résultats attendus.
8. L'ordre des numéros de pattes notemment pour le circuit CD4020 est différent par rapport à celui indiqué sur les datasheet ce qui pose parfois un réel problème dans l'application des formules telles que :

Sur isis les sorties commencent de Q_0 à Q_{13} : il faut appliquer la relation : $T_n = 2^{n+1} T_H$

Sur datasheet les sorties commencent de Q_1 à Q_{14} : il faut appliquer la relation : $T_n = 2^n T_H$

Conclusion générale

CONCLUSION GENERALE

Notre montage générateur de bruitage est constitué à base des circuits intégrés : CD4020, CD4017, des circuits logiques 4001 et 4011, du timer NE555, et de l'amplificateur opérationnel $\mu A741$. Le capteur LDR est l'élément essentiel du montage; cette photorésistance permet de contrôler le fonctionnement du circuit et de déclencher sa mise en marche dès le lever du jour tout en ayant la possibilité de sélectionner un retard au démarrage.

Notre projet nous a permis d'approfondir nos connaissances théoriques et simulation, de comprendre les applications des fonctions de l'électronique et de maîtriser des circuits importants de l'électronique. Les difficultés rencontrées durant l'étude et la simulation de ce projet nous ont appris : l'interprétation et la lecture d'un schéma, le raisonnement, la persévérance ; la patience, le compter sur soi, et le sens de la responsabilité.

Perspectives : il serait intéressant dans l'avenir de réfléchir à convertir l'utilisation de la batterie par l'utilisation de cellules photovoltaïques qui feront office de recharger des piles ou une batterie ou d'alimenter directement ce circuit ; sachant qu'il ne consomme pas beaucoup de courant et que cela permettra d'avoir plus de longévité d'utilisation.

Aussi lors d'une réalisation pratique, il faudra concevoir le boîtier de ce type de circuit afin qu'il soit le plus étanche possible tout en laissant des ouvertures à la sortie du bruit sonore sachant que cet appareil doit être posé dans la nature au milieu des champs et qu'il est donc exposé aux intempéries (froid, gel ; vent ; pluies ; grêle ; neige ; soleil ; poussière,...etc).

Références bibliographique

[1] Les capteurs en instrumentation industrielle, Georges Asch et coll., EEA, DUNOD. (2006).

[2] Optoélectronique industrielle : conception et applications. Electronique, Pierre Maye, , DUNOD. (2001).

[3] <https://fr.wikipedia.org/wiki/Photor%C3%A9sistance>

[4] <http://schema-montage-electronique.blogspot.com/2011/12/alimentation-stabilisee.html>

[5] Mémoire de fin d'étude « simulation de présence » 2018/2019 « Saci Sara et khettal Layla ».

[6] <https://fr.wikipedia.org/wiki/NE555>.

[7] <http://lamesuredutemps.weebly.com/oscillateur-agrave-portes-nand.html>.

[8] Mémoire de fin d'étude « Onduleur 12v/230v 50w» 2017/2018 «MEZERAI Imen et MALKI KHadidja».

[9] POLYCOPIE DES TRAVAUX PRATIQUES : Introduction à la simulation et routage des circuits avec le logiciel PROTEUS V7 et V8 « UST D'ORAN »

[10] revue Electronique pratique, N°96,septembre 1988.

[11] <https://www.ti.com/lit/ds/symlink/ne555.pdf>

[12] <http://741mania.blogspot.com/2010/11/brochages-du-741.html>

Annexes

Dans cet annexe sont donnés des extraits des datasheets fournis par les constructeurs des composants suivants :

- ✓ Le Circuit Intégré NE555 .
- ✓ Le Circuit Intégré CD4017 .
- ✓ Le Circuit Intégré CD4020 .
- ✓ Le Circuit Intégré CD4011 et CD4001 .

Le Circuit Intégré NE555



www.ti.com

NA555, NE555, SA555, SE555


3LF0022I – SEPTEMBER 1973 – REVISED SEPTEMBER 2014

6 Pin Configuration and Functions

NA555...D OR P PACKAGE
NE555...D, P, PS, OR PW PACKAGE
SA555...D OR P PACKAGE
SE555...D, JG, OR P PACKAGE
(TOP VIEW)



SE555...FK PACKAGE
(TOP VIEW)



NC – No internal connection

Pin Functions


NAME	PIN		I/O	DESCRIPTION
	D, P, PS, PW, JG	FK		
CONT	5	12	I/O	Controls comparator thresholds, Outputs 2/3 VCC, allows bypass capacitor connection
DISCH	7	17	O	Open collector output to discharge timing capacitor
GND	1	2	–	Ground
NC		1, 3, 4, 6, 8, 9, 11, 13, 14, 16, 18, 19	–	No internal connection
OUT	3	7	O	High current timer output signal
RESET	4	10	I	Active low reset input forces output and discharge low.
THRES	6	15	I	End of timing input. THRES > CONT sets output low and discharge low
TRIG	2	5	I	Start of timing input. TRIG < 1/2 CONT sets output high and discharge open
V _{cc}	8	20	–	Input supply voltage, 4.5 V to 16 V. (SE555 maximum is 18 V)

8 Detailed Description

8.1 Overview

The xx555 timer is a popular and easy to use for general purpose timing applications from 10 μ s to hours or from < 1mHz to 100 kHz. In the time-delay or mono-stable mode of operation, the timed interval is controlled by a single external resistor and capacitor network. In the a-stable mode of operation, the frequency and duty cycle can be controlled independently with two external resistors and a single external capacitor. Maximum output sink current is greater for higher VCC and less for lower VCC.

8.2 Functional Block Diagram



- A. Pin numbers shown are for the D, JG, P, PS, and PW packages.
 B. RESET can override TRIG, which can override THRES.


NA555, NE555, SA555, SE555

SLFS022I – SEPTEMBER 1973 – REVISED SEPTEMBER 2014

www.ti.com

Typical Applications (continued)

9.2.1.3 Application Curves




Le Circuit Intégré CD4017

Ordering Code:

Order Number	Package Number	Package Description
CD4017BCM	M16A	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
CD4017BCSJ	M16D	16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
CD4017BCN	N16E	16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide


Connection Diagrams

Pin Assignments for DIP, SOIC and SOP
CD4017B



Top View

Logic Diagrams




Le Circuit Intégré CD4020 .

Ordering Code:


Order Number	Package Number	Package Description
CD4020BCM	M16A	16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
CD4020BCN	N16E	16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide

Connection Diagrams

Pin Assignments for DIP and SOIC
CD4020BC



Schematic Diagrams



Le Circuit Intégré CD4011 et 4001 .


Ordering Code:

Order Number	Package Number	Package Description
CD4001BCM	M14A	14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150" Narrow
CD4001BCSJ	M14D	14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
CD4001BCN	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide
CD4011BCM	M14A	14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150" Narrow
CD4011BCN	N14A	14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.


Connection Diagrams

Pin Assignments for DIP, SOIC and SOP
CD4001BC



Top View


Pin Assignments for DIP and SOIC
CD4011BC





Top View

CD4001BC/CD4011BC


Schematic Diagrams



$1/4$ of device shown
 $J = \overline{A+B}$
 Logical "1" – HIGH
 Logical "0" – LOW
 All inputs protected by standard CMOS protection circuit.



$1/4$ of device shown
 $J = \overline{A+B}$
 Logical "1" – HIGH
 Logical "0" – LOW
 All inputs protected by standard CMOS protection circuit.



Le générateur de bruitage est un circuit électronique

Résumé :

Ce projet de fin d'études a fait l'objet d'une étude et simulation d'un Générateur de Bruitage pour faire fuir les oiseaux d'une récolte dans un champ de culture ou bien à proximité des pistes d'aéroport. Ce montage Générateur de Bruitage est construit autour de circuits intégrés tels que :CD4020, CD4017, CD4001 et CD4011, NE555, et le μ A741. Le capteur LDR est l'élément essentiel du montage; cette photorésistance permet de contrôler le fonctionnement du circuit et de déclencher sa mise en marche dès le lever du jour tout en ayant la possibilité de sélectionner un retard au démarrage.Ce circuit peut générer différents bruits selon des périodicité ou des temporisations pré-sélectionnées et tout en faisant varier les fréquences sonores.

Mots clés : bruitage ; comparateur ; LDR ; CD4020 ; CD4017 ; oscillateur à porte NAND.

Abstract:

This graduation project was the subject of a study and simulation of a Sound Generator to scare away harvested birds in a crop field or near airport runways. This Noise Generator assembly is built around integrated circuits such as: CD4020, CD4017, CD4001 and CD4011, NE555, and the μ A741. The LDR sensor is the essential part of the assembly; this photoresistor makes it possible to control the operation of the circuit and to trigger its start-up at dawn while having the possibility of selecting a start-up delay. by varying the sound frequencies.

Keywords: sound effects; comparator ; LDR; CD4020; CD4017; NAND gate oscillator.

ملخص :

كان مشروع التخرج هذا موضوع دراسة ومحاكاة لمولد صوت لتخويف الطيور المحصودة في حقل المحاصيل أو بالقرب من مدارج المطار. تم إنشاء مجموعة مولدات الضوضاء هذه حول دوائر متكاملة مثل: CD4020 و CD4017 و CD4001 و CD4011 و NE555 و μ A741. مستشعر LDR هو الجزء الأساسي من التجميع؛ هذا المقاوم الضوئي يجعل من الممكن التحكم في تشغيل الدائرة وبدء تشغيلها عند الفجر مع وجود إمكانية اختيار تأخير بدء التشغيل. يمكن لهذه الدائرة أن تولد ضوضاء مختلفة وفقاً للدورية المحددة مسبقاً أو التأخيرات الزمنية وجميع عن طريق تغيير ترددات الصوت.

الكلمات المفتاحية: المؤثرات الصوتية. المقارنة. LDR ؛ CD4020 ؛ CD4017 ؛ مذبذب بوابة NAND.